



РЕСПУБЛИКА КАЗАХСТАН

(19) KZ (13) B (11) 36585  
(51) G06F 7/00 (2006.01)

МИНИСТЕРСТВО ЮСТИЦИИ РЕСПУБЛИКИ КАЗАХСТАН

## ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

(21) 2022/0718.1

(22) 14.11.2022

(45) 17.05.2024, бюл. №20

(72) Тынымбаев Сахыбай; Гнатюк Сергей Александрович; Бердибаев Рат Шындалиевич; Мукашева Асель Коптлеувна; Шайкулова Актоты Алиевна; Утешев Илияс Жақсылықұлы

(73) Некоммерческое акционерное общество «Алматинский университет энергетики и связи имени Гумарбека Даукеева»

(74) Құрманғали Болат Серікұлы

(56) KZ35765 B, 15.07.2022

EP0449349 A1, 02.10.1991

CN114785507 A, 22.07.2022

UA51512 U, 26.07.2010

(54) **БЫСТРОДЕЙСТВУЮЩЕЕ УСТРОЙСТВО  
МОДУЛЬНОГО ВОЗВЕДЕНИЯ ЧИСЛА В  
КВАДРАТ**

(57) Изобретения относится к вычислительной технике и может быть использовано в устройствах для формирования элементов конечных полей и в криптографических приложениях.

Сокращение количества шагов для возведения  $N$ -разрядного числа в квадрат по модулю достигается путем умножения на каждом шаге на два члена его полинома  $(a+a_1 2^1 + \dots + a_{n-1} 2^{n-1} + a_n 2^n)$  с последующим приведением их по модулю. Для этого в состав устройства вводят регистр  $RgA$  с цепями сдвига на два разряда вправо, блок формирования и хранения кратных модулю (БФХКМ), накапливающий формирователь частичных остатков (НФЧО), формирователь разрядных остатков (ФРО), накапливающий сумматор остатков по модулю (НСОМ).

Техническим результатом предложенного является ускорение возведения чисел в квадрат по модулю.

(19) KZ (13) B (11) 36585

Изобретение относится к вычислительной технике и может быть использовано в устройствах для формирования элементов конечных полей и в криптографических применениях.

Прототипом устройства является устройство модульного возведения чисел в квадрат [Патент KZ 35493, опубликовано бюл. № 5 от 04.02.2022 МПК: G06F 7/72].

В состав устройства входят сдвигающий регистр  $RgA$ , где хранится возводимое число  $A$  в квадрат, регистр  $RrP$ , где хранится код модуля  $P$ , накапливающий формирователь частичных остатков (НФЧО), накапливающий формирователь промежуточных остатков (НФПО), блоки схем И, ИЛИ, блок синхронизации (БС).

Недостатком устройства является его низкое быстродействие - для возведения  $N$ -разрядного числа в квадрат требуется  $N$  шагов.

Технической задачей изобретения является сокращение количества шагов для возведения  $N$ -разрядного числа в квадрат по модулю.

Техническим результатом предложенного является ускорение возведения чисел в квадрат по модулю.

Для достижения технического результата число  $A$  на каждом шаге умножается на два члена полинома  $A = (a_0 + a_1 2^i + \dots + a_{n-1} 2^{n-1} + a_n 2^n)$  с приведением их по модулю  $P$ . Для этого в состав устройства вводятся регистр числа  $A$  ( $RgA$ ) с цепями сдвига на два разряда вправо, блок формирования и хранения кратных модулю (БФХКМ), накапливающий формирователь частичных остатков (НФЧО), формирователь разрядных остатков (ФРО), накапливающий сумматор остатков по модулю (НСМО).

На фигуре 1 приведена функциональная схема устройства модульного возведения числа в квадрат. В состав устройства входят сдвигающий регистр  $RgA$  с цепями сдвига вправо на два разряда, блок формирования и хранения значений кратных модулю  $P$  ( $P \dots 7P$  и  $\bar{P} \dots 7\bar{P}$ ), формирователь частичных остатков (НФЧО), где вычисляются частичные остатки  $r_i$ , разрядный множитель по модулю (РУМ), накапливающий сумматор остатков по модулю (НСОМО) с регистром для хранения промежуточных остатков  $RgR$ , блок синхронизации БС, в состав которого входит вычитающий счетчик тактовых импульсов (СчТИ). На вход БС подается сигнал «ПУСК»; тактовые импульсы (ТИ), двоичный код числа сдвига  $N/2$ , с выходов БС выдаются ТИ и сигнал «конец операций» (КО при СчТИ: = 0).

Рассмотрим работу предложенного устройства модульного возведения числа в квадрат, где число  $A$  в каждом шаге умножается на его два разряда  $a_{i-1}, a_i$  с приведением их по модулю. По сигналу «ПУСК» операнды  $A$  и  $P$  посредством блоков логических схем И1 и И2 принимаются в регистр  $RgA$  и в БФХКМ, где формируются и запоминаются значения модуля и кратные числа к модулю ( $P, 2P \dots 7P$  и  $\bar{P}, 2\bar{P} \dots 7\bar{P}$ ). Задержанным сигналом «ПУСК» на ЛЗ.1 число  $A$  из  $RgA$  через блок схем И3 передается со сдвигом вправо на два разряда через блок схем ИЛИЗ на вход НФЧО и без сдвига число  $A$  также передается через блок схем ИЛИ4 на

входы РУМ. Одновременно задержанным сигналом «ПУСК» биты младших разрядов  $a_1 a_2$  числа  $A$  также передается через блоков схем И4, И5 и ИЛИ1, ИЛИ2 на вход РУМ. В результате на выходе НФЧО формируется остаток  $r_0 = 4A \bmod P$ , которые запоминаются в регистре  $R_r r$ . Параллельно в РУМ формируется остаток  $r_0^i = [(2a_1 + a_0)A] \bmod P$  и передается в НСМО, где формируется промежуточный остаток  $R_0 = (0 + r_0^i) \bmod P$ , который запоминается в  $R_g R$ . К этому моменту БС выдает на выход ТИ1, сдвигающий содержимое  $R_g A$  на два разряда в сторону младшего разряда записав в младшие разряда  $R_g A$  биты  $a_3 a_2$  и эти биты непосредственно подаются на входы РУМ. На время сдвига регистра  $R_g A$  ТИ1 задерживается линией задержкой ЛЗ.2 и с выхода ЛЗ.2 подается на вход блока схем И6. При этом одновременно содержимое  $R_r r$  передается на вход НФЧО и через блок схем И7 и ИЛИ4 передается на вход РУМ.

В ФЧО формируется остаток  $r_1 = 4r_0 \bmod P = 4r_0^i \bmod P$ , а в РУМ формируется остаток  $r_1^i = [(2a_3 + a_2)r_0] \bmod P$  и передается на вход НСМО, где формируется промежуточный остаток  $R_1 = (r_1^i + R_0) \bmod P$ . После отдачи ТИ1 показание счетчика СчТИ уменьшается на единицу.

Аналогично формируются  $r_2, r_3$  в НФЧО и  $r_2^i, r_3^i$  в РУМ и  $R_2, R_3$  в блоке НСМО. После подачи ТИ  $N/2-1$  в блоке НФЧО формируется остаток  $r_{N/2-1}^i$ , в РУМ

остаток  $r_{N-1}$ , а в  $R_g R$  посредством СМО формируется результат. После подачи тактовых импульсов ТИ  $N/2-1$  показание счетчика СЧТИ обнуляется и БС выработает сигнал «конец операций», по которому результат выдается на вход через блока схем И8.

На фигуре 2 приведена функциональная схема множителя чисел на четыре по модулю, которая состоит из двоичного сумматора СМ; двух схем сравнения СС-1 и СС-2; блоков логических схем И1-И5, И8; схем И6, И7, ИЛИЗ; блоков логических схем ИЛИ1, ИЛИ2, ИЛИЗ и НЕ.

Из БФХКМ модуль  $2P$  поступает на вход схемы СС-1. На правые входы СС-2 поступает значение модуля  $P$  через блок схем И1 и ИЛИ1 или значение  $3P$  через блок схем И2 и ИЛИ1. Значение  $A$  или  $r_i$ , сдвинутое на два разряда в сторону старших разрядов обозначим через  $4X$ .

Значение  $4X$  подается на правые входы сумматора СМ через блок схем И8 и на левые входы схем СС-1 и СС-2. Схемой СС-1 сравнивается код  $4X$  с кодом  $2P$ . Если при этом  $4X \geq 2P$ , то на выходе 2 схемы СС-1 формируется единичный сигнал 1, который подается на управляющий вход блока схем И2, разрешая прохождение разрядов кратных модуля  $3P$  на правые входы схемы СС-2. При этом на выходе 1 схемы СС-1 – сигнал 0, который блокирует прохождение разрядов модуля  $P$  через блок схем И1 на входы схемы СС-2 и через схемы И6, НЕ приводит к формированию 1 на правом входе схемы И7.

При сравнении кода  $4X$  с кодом  $2P$ , если имеет место неравенство  $4X < 2P$ , на выходе 1 схемы СС-1

формируется сигнал 1, разрешая прохождение разрядов кратных модуля  $P$  через схемы И1 на правые входы схемы СС-2. При этом на выходе 2 схемы СС-1 – сигнал 0, который блокирует прохождение  $3P$  через блок схем И2 на входы схемы СС-2.

При выполнении условия  $4X \geq 2P$  схемой СС-2 осуществляется сравнение кода  $4X$  с кодом  $3P$ . Если при этом  $4X \geq 3P$ , то на выходе 1 схемы СС-2 установится сигнал 1, который подается на вход схемы ИЛИЗ и на управляющие входы блока схем И4, разрешая прохождение обратного кода  $2\bar{P}$ , поданного на информационные входы И4, на вход сумматора СМ через блок схем ИЛИ2. На выходе схемы ИЛИЗ формируется сигнал 1, разрешающий прохождение  $2X$  через блок схемы И8 на сумматор СМ, и прохождение которого через схему И7 на вход  $+1$  сумматора СМ разрешается единичным сигналом с выхода схемы НЕ. При этом сумматором СМ выполняется операция  $R = 4X + 2\bar{P} + 1$ .

Если при выполнении условия  $4X \geq 2P$  при сравнении кода  $4X$  с кодом  $3P$  на схеме СС-2 оказывается, что  $4X \geq 3P$ , то на выходе 2 схемы СС-2 установится сигнал 1, который подается на вход системы ИЛИЗ и на управляющие входы блока схем И5, разрешая прохождение обратного кода  $3\bar{P}$ , поданного на информационные входы И5, на вход сумматора СМ через блок схем ИЛИ2. На выходе схемы ИЛИЗ формируется сигнал 1, разрешающий прохождение  $4X$  через блок схемы И8 на сумматор СМ, прохождение которого через схему И7 на вход  $+1$  сумматора СМ разрешается единичным сигналом с выхода схемы НЕ. При этом сумматором СМ выполняется операция  $R = 4X + 3\bar{P} + 1$ .

При выполнении условия  $4X < 2P$  схемой СС-2 осуществляется сравнение кода  $2X$  с кодом модуля  $P$ . Если при этом  $4X \geq P$ , то на выходе 2 схемы СС-2 установится сигнал 1, который подается на вход схемы ИЛИЗ и на управляющие входы блока схем И3, разрешая прохождение обратного кода  $\bar{P}$ , поданного на информационные входы И3, на вход сумматора СМ через блок схем ИЛИ2. На выходе схемы ИЛИЗ формируется сигнал 1, разрешающий прохождение  $2X$  через блок схемы И8 на сумматор СМ, прохождение которого через схему И7 на вход  $+1$  сумматора СМ разрешается единичным сигналом с выхода схемы НЕ. При этом сумматором СМ выполняется операция  $R = 4X + \bar{P} + 1$ .

Если при выполнении условия  $4X < 2P$  при сравнении  $4X$  с кодом  $P$  на схеме СС-2 оказывается, что  $4X < P$ , то на выходе СС-2 установится сигнал 1, который подается на входы схем ИЛИЗ и И6. На выходе схемы ИЛИЗ формируется сигнал 1, разрешающий прохождение  $2X$  через блок схемы И8 на сумматор СМ, прохождение которого через схему И7 на вход  $+1$  сумматора СМ запрещается нулевым сигналом с выхода схемы НЕ. При этом

сумматором СМ выполняется операция  $R = 4X + 0 = 4X$ , т.к. на второй вход сумматора СМ не подаются кратные модули  $\bar{P}$ ,  $2\bar{P}$ ,  $3\bar{P}$ , заблокированные нулевыми управляющими сигналами на блоках схем И3, И4, И5.

Функциональная схема умножителя чисел  $A$  или  $g_i$  на двухразрядный код  $a_{i+1}a_i$  числа  $A$  по модулю  $P$  приведена на фигуре 3. Умножитель содержит сумматоры СМ-1 и СМ-2, схем сравнения СС-1 и СС-2, блоков логических схем И1–И4 и ИЛИ1 и блоков схем ИЛИ2, ИЛИ3, а также логических схем И5 и И6. Умножение числа  $A$  на двухразрядный код  $a_{i+1}a_i$  числа  $A$  осуществляется блоками схем И1 и И2 и сумматором СМ-1. На выходе сумматора получаем число  $C = 2Aa_{i+1} + Aa_i$  в зависимости от значения битов  $a_{i+1}$  и  $a_i$ . Основная часть схем умножителя служит для приведения числа  $C$  по модулю  $P$ . Число  $C$  подается на левые входы схем сравнения СС-2 и СС-1 и на левые входы сумматора СМ2. На схеме СС-1 числа  $C$  сравнивается с прямым кодом модуля  $P$ , а на схеме СС-2 сравнивается со значением  $2P$ . Значение  $2P$  получаем путем подачи его на входы СС-2 со сдвигом на один разряд влево.

При  $C < P$  на выходе 1 СС-1 вырабатывается сигнал «1», который передает значение  $C$  на выход схемы через блока схем ИЛИЗ. При  $2P > C > P$  на выходе схемы И5 вырабатывается высокий уровень, что разрешает прохождению значения  $\bar{P}$  на правые входы сумматора СМ2. При этом сигнал «1» с выхода схемы И5 также через логические схемы ИЛИ1 подается в младший разряд сумматора СМ-2, где выполняется операция  $g_i' = C + \bar{P} + 1$

При соотношении  $C \geq 2P$  на выходе 2 СС-2 вырабатывается единичный сигнал, который приводит к выполнению операции  $g_i' = C + 2\bar{P} + 1$ .

Функциональная схема НСОМ приведена на фигуре 4, который состоит из сумматоров СМ-1 и СМ-2 и мультиплексора MS. В сумматоре СМ-1 формируется сумма  $S = g_i' + R_{i-1}$ , которая приводится по модулю  $P$  сумматором СМ-2 и мультиплексором. При  $S > P$  на выходе мультиплексора MS формируется остаток  $R_i = S - P$ . При условии  $S < P$  значение  $R_i$  определяется величиной  $S = g_i' + R_{i-1}$ .

Рассмотрим пример модульного возведения чисел в квадрат.

$$\text{Пусть } A = \begin{matrix} a_5 & a_4 & a_3 & a_2 & a_1 & a_0 \\ 1 & 0 & 1 & 1 & 0 & 1 \end{matrix} = 45_{10}$$

$$P = 51_{10}; \quad 2P = 102_{10}; \quad 3P = 153_{10}; \quad 4P = 204_{10}; \quad 5P = 255_{10}; \quad 6P = 306_{10}$$

Последовательность вычисления  $R = A^2 \bmod P$  приведена в таблице 1, где для удобства все вычисления производится в десятичной системе счисления.

Последовательность вычисления  $R=A^2 \bmod P$


	FDR	РУМ	
ПУСК	$r_1=4A \bmod P=180 \bmod 51=$ $=180-3P=180-151=27$ $R_{gr}: =27$	$r_1'=(a_0 \cdot A) \bmod P=$ $=45 \bmod 51=45$	$R_1=(r_1'+R_0) \bmod P=$ $=45 \bmod 51=45$
ТИ1	$r_2=(4r_1) \bmod P=108 \bmod 51=$ $=6$ $R_{gr}: =6$	$r_2'=(3 \cdot 27) \bmod P=$ $=81-51=30$	$R_2=(r_2'+R_1) \bmod P=$ $=(30+45) \bmod 51=$ $=75-51=24$
ТИ2	$r_3=(4r_2) \bmod P=24 \bmod 51=24$	$r_3'=(2 \cdot 6) \bmod P=12$	$R_3=(r_3'+R_2) \bmod P=$ $=(12+24) \bmod 51=36$

Проверка  $R=A^2 \bmod 51=2025 \bmod 51=36_{10}$


**ФОРМУЛА ИЗОБРЕТЕНИЯ**

Быстродействующее устройство модульного возведения в квадрат, содержащее формирователь частичных остатков, сумматор по модулю, сдвигающий регистр возводимого числа в квадрат, регистр модуля, отличающееся тем, что в состав устройства введен накапливающий формирователь частичных остатков НФЧО, накапливающий сумматор по модулю, сдвигающий регистр RgA с цепями сдвига по два разряда вправо, блок


формирования и хранения кратных модулю (БФХКМ), умножитель числа A или  $r_i$  на двухразрядный код по модулю (УРМ); прямые и инверсные выходы БФХКМ связаны со входами НФЧО, УРМ и НСОМ, информационные выходы RgA связаны также со входами НФЧО и УРМ; информационные выходы НФЧО связаны со входом НФЧО и УРМ, младшие разряды RgA также связаны со входом УРМ; выходы УРМ связаны со входом НСОМ, а выходы НСОМ через накапливающий регистр связаны также связаны со входом НСОМ.



Фигура 1



Фигура 2



Фигура 3

