



ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

- (21) 2022/0270.1
- (22) 03.05.2022
- (45) 15.07.2022, бюл. №28
- (76) Тынымбаев Сахыбай
- (56) KZ 35623 В, 21.02.2022;
SU 1633495 А1, 07.03.1991;
SU 736095 А1, 25.05.1980;
KZ 30983 А4, 15.03.2016

А.А. Джуманов, Быстродействующее устройство приведения числа по модулю на трехсумматорном формирователе частичных остатков, НАО АУЭС, 2019 г.

(54) БЫСТРОДЕЙСТВУЮЩЕЕ УСТРОЙСТВО МОДУЛЬНОГО ВОЗВЕДЕНИЯ ЧИСЕЛ В КВАДРАТ


(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах

для формирования элементов конечных полей в криптографических приложениях.

Для построения устройства модульного возведения чисел в квадрат в состав устройства входят регистры PrA1 и сдвигающий регистр PrA2 с цепями сдвига влево на два разряда влево, блок формирователя кратных модулю (БФКМ), разрядный умножитель по модулю (РУМ), где формируются текущие остатки $r_i = (2A \cdot a_i + A \cdot a_{i-1}) \bmod P$. ФО исходя из значений остатка r_i $4R_{i-1}$ и кратных модулей P, \bar{P} и $2P, 2\bar{P}$ и $3P, 3\bar{P}$ формирует частичный остаток исходя из соотношения $R_i = (4R_{i-1} + r_i) \bmod P$.

Техническим результатом предложенных схемных решений является повышение быстродействия устройства модульного возведения в квадрат два раза.

(19) KZ (13) B (11) 35765



Фигура 1

Изобретение относится к вычислительной технике и может быть использовано в устройствах для формирования элементов конечных полей в криптографических приложениях.

Прототипом служит «Устройство модульного возведения в квадрат [Патент KZ №35623, опубликован 22.04.2022 бюллетень №16, МПК G06F 7/72]. В состав устройства входят регистры RGA1 и RGA2, где хранятся разряды возводимого числа A в квадрат, регистр RGR для хранения модуля P, сумматор SM1 для суммирования предыдущего остатка с числом A, также формирователь остатка FO и регистр остатка PR, блоки логических схем И1-И5, блок синхронизаций БС.

Недостатком такого устройства является низкое быстродействие. Для модульного возведения числа A в квадрат потребуются N тактовых импульсов.

Технической задачей изобретения является разработка быстродействующего устройства модульного возведения в квадрат.

Техническим результатом является построение устройства модульного возведения чисел в квадрат, где результат формируется за N/2 тактов.

Для достижения технического результата в состав устройства вводится блок разрядного умножителя по модулю (РУМ) и в блок формирователя остатков FO вводятся дополнительный двоичный сумматор и схема сравнения.

На фигуре 1 приведена функциональная схема быстродействующего модульного возведения чисел в квадрат. В состав устройства входят регистры для числа A RGA1 и RGA2. Регистр RGA2 имеет цепи сдвига влево на два разряда, блок формирования кратных модулю P, 3P, 3P̄ (БФКМ), разрядный умножитель по модулю (РУМ), формирователь остатков (ФО), имеющий в своем составе регистр для хранения текущих остатков PR, блоки логических схем И1 и И2, линия задержки ЛЗ, блок синхронизации БС, в состав которого входит вычитающий счетчик тактовых импульсов СЧТИ. На входы БС подается сигнал «ПУСК», тактовые импульсы ТИ, двоичный код числа сдвиг $\frac{N-1}{2}$. На выходах БС формируются очередные тактовые импульсы и сигнал «Конец операций».

На фигуре 2 приведена функциональная схема РУМ, который состоит из сумматоров SM1 и SM2, блоков схем И1 и И2, И5 и И6, блока схемы ИЛИ1, а также схем ИЛИ2, И3, И4. На входы блоков схемы И1, И2 из RGA2 подаются значения битов a_i и a_{i-1} .

На входы блока схем И1 подается значение A из регистра RGA со сдвигом на один разряд в сторону старших разрядов, а на второй вход схемы И1 подается значение a_i из регистра RGA2. На вход схемы И2 подается значение A из регистра RGA без сдвига, а на второй вход схемы И2 подается значение бита a_{i-1} . При этом на выходе SM1 формируется сумма на формуле $S_{SM1} = L(1)A \cdot a_i + A \cdot a_{i-1}$. При $a_i = a_{i-1} = 1$ $S_{SM1} = 2A + A = 3A$. При значении $a_i = 1$ $a_{i-1} = 0$, $S_{SM1} = 2A$. При значении $a_i = 0$ $a_{i-1} = 1$, то $S_{SM1} = A$ и при $a_i = a_{i-1} = 0$ $S_{SM1} = 0$. Значение S_{SM1} подается на левые входы сумматора SM2, где осуществляется вычитание из S_{SM1} значение модуля 2P или P в

зависимости от сочетания битов a_i и a_{i-1} , тем самым осуществляется приведение числа S_{SM1} по модулю P. При $a_i = 1$ и $\bar{a}_{i-1} = 1$ схема И3 вырабатывает единичный сигнал, который разрешает схеме И5 значение 2P̄ передать на правые входы сумматора SM2. При этом в сумматоре SM2 выполняется операция $r_i = S_{SM1} + 2\bar{P} + 1$, где сигнал +1 поступает из выхода схемы ИЛИ2.

При значении $a_i = 1$ и $a_{i-1} = 1$ схемы И4 вырабатывает единичный сигнал, который позволит переключению значения модуля P̄ с схемы И6 на правые входы сумматора SM2. При этом сумматором SM2 выполняется операция $r_i = S_{SM1} + \bar{P} + 1$.

На фигуре 3 приведена функциональная схема формирователя остатков FO, который состоит из сумматоров SM3 и SM4, схем сравнения CC-1, CC-2 и CC-3, блоков схем И1-И5 и И7-И12 блоков схем ИЛИ1, ИЛИ2, ИЛИ4, ИЛИ5, схем И6 и ИЛИ3.

На правые входы сумматора SM3 подается из РУМ значение остатка r_i , а на левые входы с выходов регистра остатка PR подается R_{i-1} со сдвигом на два разряда – $4R_{i-1}$ и на выходе SM3 получим $S_i = 4R_{i-1} + r_i$, который приводится по модулю P.

Для приведения числа S_i по модулю P необходимо выработать управляющие сигналы с помощью которых осуществляется передача на правые входы сумматора SM4 значение одного из кратных $4\bar{P}$, $3\bar{P}$, $2\bar{P}$ или \bar{P} . Для этого S_i сравнивается со значениями кратких модулю 4P, 3P, 2P, P на схемах сравнения CC-1, CC-2. При этом S_i подается на левые входы схем сравнений CC-3, CC-2, CC-1. На схеме CC-1 сравнивается S_i со значениями P либо 3P, на схеме CC-2 S_i сравнивается со значениями 4P либо 2P. Выбор для сравнения одного из P либо 3P и 4P либо 2P определяется в результате сравнения S_i со значениями 3P на схеме сравнения CC-3. При сравнении S_i с 3P, если $S_i < 3P$, то на выходе 1 CC-3 формируется сигнал “1”, который подается на левые входы блока схем И1 и И3. При этом на правые входы CC-1 и CC-2 поступают соответственно значения P и 2P, которые сравниваются со значением S_i .

При сравнении S_i с 3P, если $S_i \geq 3P$, то на выходе 2 CC-3 формируется единичный сигнал, который через схемы И2 и И4 обеспечивает подключение значений 3P и 4P соответственно на правые входы CC-1 и CC-2. При этом на схеме CC-1 S_i сравнивается со значением модуля 3P, а на схеме CC-2 S_i сравнивается со значением модуля 4P.

При сравнении S_i с P на CC-1, если $S_i < P$, то на его выходе “1” формируется сигнал “1”, который блоком схем значение S_i через блока схем ИЛИ5 передается на вход регистра остатка PR. При этом $R_i = S_i \text{ mod } P = S_i$.

При сравнении S_i с P на CC-1, если $S_i \geq P$, то на его выходе 2 формируется единичный сигнал, который передается на вход логической схемы И6.

При сравнении S_i со значением 2P на схеме CC-2, (при этом $S_i < 3P$) если $S_i < 2P$, то на его выходе 1 формируется единичный сигнал, который передается на вход схемы И6. На выходе И6

формируется управляющий сигнал, который (при наличии единичного сигнала с выхода 1 СС-2) переключает значение \bar{P} на правые входы СМ4. При этом выполняется операция $R_i = S_i + \bar{P} + 1$.

При сравнении S_i с $2P$, если $S_i \geq 2P$, то на его выходе 2 схемы сравнения СС-2 вырабатывается сигнал 1 и при наличии сигнала с выхода 1 СС-3 значение $2\bar{P}$ передается на вход сумматора СМ4, где выполняется операция $R_i = S_i + 2\bar{P} + 1$.

При сравнении S_i со значением $3P$ на схеме СС-1, если $S_i \geq 3P$, то на его выходе 2 формируется единичный сигнал, который передается на вход схемы И6.

При сравнении S_i со значением $4P$ на схеме СС-2, если выполняется условие $r_i < 4P$ на выходе 1 СС-2 формируется единичный уровень, то он подается на второй вход схемы И6 при этом высокий уровень с выхода И6 подается на вход блока схем И9 на другие входы подведены "1" сигнал с выхода 2 СС-3 и значение $3\bar{P}$. При этом с выхода схем И9 на правые входы СМ4 подается значение $3\bar{P}$ и сумматором выполняется операция $R_i = S_i + 3\bar{P} + 1$.

При сравнении S_i со значением $4P$ выполняется условие $r_i \geq 4P$, то с выхода 2 СС-2 единичный сигнал подается на вход блока схем И10. На остальной вход подается значение $4\bar{P}$ и единичный сигнал с выхода 2 схемы СС-3. При этом в сумматоре СМ4 выполняется операция $R_i = S_i + 4\bar{P} + 1$ и результат R_i принимается в регистр РгR. Очередным тактовым импульсом ТИ остаток R_i со сдвигом на два разряда подается на правые входы сумматора СМ3 либо сигналом "Конец операций" выдается на выход схемы.

Рассмотрим работу быстродействующего устройства модульного возведения чисел в квадрат.

По сигналу "Пуск" двоичный код числа сдвигается в счетчик тактовых сигналов и принимает операнд A в регистры РгА1 и РгА2. Значение модуля P принимается в блок формирования кратных по модулю P (БФКМ), где формируется значение $3P$ и $3\bar{P}$. После приема операндов содержимое регистра РгА1 и старшие

разряды $a_{N-1} a_{N-2}$ из регистра Рг2 подаются в РУМ. В РУМ также подается из значение \bar{P} . Внутри РУМ из модуля \bar{P} формируется $2\bar{P}$ путем сдвига \bar{P} на один разряд влево. В РУМ формируется $r_1 = (L(1)A \cdot a_{N-1} + A \cdot a_{i-1}) \bmod P$. Далее значение r_1 подается на вход ФО. Поскольку на первом шаге $R_i = 0$, то $R_1 = r_1 \bmod P = r_1$, который запоминается в регистре остатка РгR. После чего БС выдает в схему тактовый импульс ТИ1, который сдвигает разряды регистра РгА2 на два разряда влево. При этом в операцию вступают биты $a_{N-3} a_{N-4}$ и содержимое регистра РгА1. В РУМ формируется r_2 . Тактовый сигнал также вычитает единицу из показания счетчика СТИ и задерживает тактовый сигнал на время формирования r_1 в РУМ и передает содержимое регистра остатка РгR со сдвигом на два разряда влево в ФО. В ФО формируется R_2 . Аналогично формируются $R_3, R_4 \dots$

После поступления тактового импульса ТИ $\frac{N-1}{2}$ содержимое регистра РгА2 сдвигается на два разряда влево и в РУМ принимается число A из РгА1 и младшие разряды из регистра РгА2 и в РУМ формируется остаток r_{N-1} , который подается в ФО. На вход ФО подается остаток из регистра РгR со сдвигом на два разряда влево. В регистре РгR формируется остаток $\frac{R_{N-1}}{2}$. После поступления последнего тактового импульса СчТИ обнуляется и БС выработает сигнал "Конец операции", который выдает содержимое РгR на выход через блок схем И2.

Рассмотрим пример выполнения операций $R = A^2 \bmod P$.

Пусть $A = 54_{10} = \{ \overset{a_5}{1} \overset{a_4}{1} \overset{a_3}{0} \overset{a_2}{1} \overset{a_1}{1} \overset{a_0}{0} \}_2$; $P = 63$; $N = 6$.

Вычисления в десятичной системе приведен в таблице 1.

Таблица 1.

Последовательность вычисления $R = A^2 \bmod P$


ТИ	$a_i a_{i-1}$	РУМ	ФО
ПУСК	$a_5 = 1$ $a_4 = 1$	$r_1 = (2A \cdot a_5 + A \cdot a_4) \bmod P = 3A \bmod 63 = 162 \bmod 63 = 36$;	$R_1 = (4R_0 + r_1) \bmod 63 = (0 + r_1) \bmod 63 = 36$
ТИ1	$a_3 = 0$ $a_2 = 1$	$r_2 = (2A \cdot a_3 + A \cdot a_2) \bmod P = A \bmod 63 = 54$;	$R_2 = (4R_1 + r_2) \bmod 63 = (144 + 54) \bmod 63 = 9$
ТИ2	$a_1 = 1$ $a_0 = 0$	$r_3 = (2A \cdot a_1 + A \cdot a_0) \bmod P = 2A \bmod 63 = 108 \bmod 63 = 45$	$R_3 = (4R_2 + r_3) \bmod 63 = (36 + 45) \bmod 63 = 18$

Проверка: $R = A^2 \bmod P = 54^2 \bmod 63 = 2916 \bmod 63 = 18_{10}$.


ФОРМУЛА ИЗОБРЕТЕНИЯ

Быстродействующее устройство модульного возведения чисел в квадрат содержащее регистры PrA1 и PrA2 для хранения возводимого в квадрат числа A, остатка PrR, регистра модуля PrP, сумматора и формирователя остатков и схем И, отличающееся тем, что в состав устройства введен


разрядный умножитель по модулю (РУМ), блок формирования кратных модулю (БФКМ), где выходы регистров PrA1, PrA2 и БФКМ связаны с РУМ, в котором формируются остатки $r_i = (2A \cdot a_i + A \cdot a_{i-1}) \bmod P$; выходы РУМ, БФКМ и регистра остатков PrR связаны со входом ФО, где формируются остатки $R_i = (4R_{i-1} + r_i) \bmod P$.



Фигура 1



Фигура 2



Фигура 3