



РЕСПУБЛИКА КАЗАХСТАН

(19) KZ (13) B (11) 35762
(51) G06F 7/52 (2006.01)
G06F 7/535 (2006.01)

МИНИСТЕРСТВО ЮСТИЦИИ РЕСПУБЛИКИ КАЗАХСТАН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

(21) 2022/0135.1

(22) 03.03.2022

(45) 15.07.2022, бюл. №28

(76) Тынымбаев Сахыбай

(56) KZ 33314 B, 30.11.2018;

SU 1247863 A1, 30.07.1986;

RU 2510072 C1, 20.03.2014;

RU 2021632 C1, 15.10.1994

С.Тынымбаев, Р.Ш.Бердибаев, Т.Омар,
Г.К.Бердибаева, Схемные решения приведения
чисел по модулю для криптосистем с открытым
ключом, Вестник Алматинского университета
энергетики и связи. №4(3) (43), стр. 33, 2018.

(54) **МАТРИЧНОЕ ДЕЛИТЕЛЬНОЕ
УСТРОЙСТВО НА ФОРМИРОВАТЕЛЯХ
ОСТАТКОВ И ДВУХ РАЗРЯДОВ ЧАСТНОГО**

(57) Изобретение относится к вычислительной
технике и может быть использовано в устройствах
для деления чисел.

Матричное делительное устройство на
формирователях остатков и двух разрядов частного
состоит из $2N$ разрядных регистров делимого, блока
для формирования кратных делителю B (БФКД),
 $N/2$ блоков, где формируются остаток и двух
разрядов частного (ФОРЧ-2),

В ФОРЧ-2. i из ФОРЧ-2. $i-1$ принимается число,
состоящий из суммы сдвинутого влево на два
разряда предыдущего остатка R_{i-1} и двух битов из
регистра делимого. При этом на выходе ФОРЧ-2. i
формируется остаток R_i и два бит остатка.

Техническим результатом предложенного
технического решения является построение
однотактного делительного устройства.
Длительность такта при этом определяется
величиной задержки на $N/2$ ФОРЧ-2.

(19) KZ (13) B (11) 35762

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах для построения быстродействующих делительных устройств.

Прототипом делительного устройства является устройство быстрого деления [Патент KZ N:33314, бюл. N 48, от 30.11.2018, МПК G06F 7/535], который содержит регистр делителя, регистры остатка и частного, формирователь частного остатка и двух разрядов частного (ФОРЧ-2), блок синхронизации и схемы И и ИЛИ.

Недостатком делительного устройства является его низкое быстродействие. Для формирования результата потребуется $N/2$ тактовых сигналов (где N – разрядность делителя).

Технической задачей изобретения является разработка однотактного делительного устройства на матрице ФОРЧ-2.

Технический результат достигается путем ввода в состав делителя $N/2$ формирователей остатков и разрядов частного (ФОРЧ-2).

На фигуре 1 приведена структурная схема однотактного делительного устройства на основе ФОРЧ-2, где в каждом из них формируются остатки и два разряда частного.

Делительное устройство состоит из $2N$ разрядного регистра делимого R_A , блока для формирования кратных делителю V (БФКД), где формируются кратные делителю V и \bar{V} , $2V$ и $2\bar{V}$, $3V$ и $3\bar{V}$, формирователей остатков и разрядов частного ФОРЧ-2.1 ÷ ФОРЧ-2. $N/2$

Рассмотрим работу устройства:

По сигналу "Пуск" операнды A и B принимаются соответственно в регистре R_A и B (БФКД). С выходов БФКД значения V , \bar{V} , ..., $3V$, $3\bar{V}$ подаются на входы ФОРЧ-2.1 ÷ ФОРЧ-2. $N/2$ На входы ФОРЧ-2.1 также подается число $A_1 = L(2) R_0 + a_{N-1} a_{N-2}$, где R_0 число, определяемое N старшими разрядами R_A , $L(2)R_0 = 4R_0$ – сдвинутое на два разряда влево числа R_0 , a_{N-1} , a_{N-2} – биты числа A следующие за младшими разрядами числа R_0 . При этом на выходах ФОРЧ-2.1 формируется остаток R_1 и старшие разряды частного – $q_{N-1} q_{N-2}$ которые записываются в разряды q_{N-1} , q_{N-2} , q_{N-3} регистра R_A . На выходе также формируется остаток – R_1 .

Далее, остаток R_1 со сдвигом на два разряда влево с присоединением битов a_{N-3} и a_{N-4} числа A подается на вход ФОРЧ-2.2. На выходе которого формируется остаток R_2 и разряды частного q_{N-3} q_{N-4} .

Аналогично формируются другие остатки R_3 R_4 ... и частичные остатки q_{N-5} q_{N-6} ...

После поступления числа $L(2) R_{N/2-1} + a_{10}$ на вход ФОРЧ-2. $N/2$ на выходе которого формируется результат $R_{N/2} = R$ и разряды остатка $q_1 q_0$. Задержанным сигналом ПУСК на выходе ЛЗ.1 результат операции R_{N-2} передаётся на вход старших разрядов регистра R_A . Задержанным сигналом ПУСК с выхода ЛЗ.2 регистра R_A результаты операции Q и R выдаются на выходы устройства.

На фигуре 2 приведена функциональная схема ФОРЧ-2, которая состоит из двоичного сумматора $СМ$, двух схем сравнения $СС-1$, $СС-2$, блоков схем $И1$ – $И5$, $И8$, схем $И6$, $И7$, $И9$, $И10$, $И11$, ИЛИЗ, ИЛИ4, ИЛИ5, блоков схем ИЛИ1, ИЛИ2 и схемы НЕ. Из блока 2 формирования кратных делителя значение удвоенного делителя $2V$ поступает на правые входы схемы $СС-1$. На правые входы схемы $СС-2$ поступает из блока 2 значение делителя V через $И1$ и ИЛИ1, или значение $3V$ через $И2$ и ИЛИ1.

Значение A_i подается на правые входы сумматора $СМ$ через блок схем $И8$ и на левые входы $СС-2$ и $СС-2$.

Схемой $СС-1$ сравнивается код A_i с кодом $2V$. При сравнении кода A_i с кодом $2V$, если имеет место неравенство $A_i < 2V$, на выходе 1 схемы $СС-1$ формируется сигнал 1, разрешая прохождение частного V через блок схем $И1$ на правые входы схемы $СС-2$. При этом на выходе 2 схемы $СС-1$ – сигнал 0, который блокирует прохождение $3V$ через блок схем $И2$ на входы схемы $СС-2$.

Если при этом $A_i \geq 2V$, то на выходе 2 схемы $СС-1$ формируется единичный сигнал 1, который подается на управляющий вход схемы $И2$, разрешая прохождение разрядов кратных делителя $3V$ на правые входы схемы $СС-2$. При этом на выходе 1 схемы $СС-1$ формируется сигнал 0, который блокирует прохождение разрядов делителя V через блок схем $И1$ на входы схемы $СС-2$ и через схемы $И6$, НЕ приводит к формированию 1 на правом входе схемы $И7$.

При выполнении условий $A_i \geq 2V$ схемой $СС-2$ осуществляется сравнение кода A_i с кодом $3V$. Если при этом $A_i < 3V$, то на выходе 1 схемы $СС-2$ установится сигнал 1, который подается на вход схемы ИЛИЗ и на управляющие входы блока схем $И4$, разрешая прохождение обратного кода делителя $2\bar{V}$, поданного на информационные входы $И4$, на вход сумматора $СМ$ через блок схем ИЛИ2. На выходе схемы ИЛИЗ формируется сигнал 1, разрешающий прохождение A_i через блок схем $И8$ на сумматор $СМ$, и прохождение которого через схему $И7$ на вход +1 сумматора $СМ$ разрешается единичным сигналом с выхода схемы НЕ. Сумматором $СМ$ выполняется операция $R_i = A_i + 2\bar{V} + 1$. При этом очередные два разряда частного $q_i q_{i-1}$ должны быть $10_2 = 2_{10}$. Их формирование осуществляется с помощью схем $И9$, $И10$ и $И11$. На вход схемы $И10$ подается сигнал 1 с выхода 1 схемы сравнения $СС-2$ и сигнал 1 с выхода 2 схемы сравнения $СС-1$. На выходе схемы $И10$ формируется сигнал 1, который через схему ИЛИ4 формирует $q_i = 1$. На вход схемы $И11$ подается сигнал 0 с выхода 2 схемы сравнения $СС-2$ и сигнал 0 с выхода 1 схемы сравнения $СС-1$. На выходе схемы $И11$ формируется сигнал 0, который через схему ИЛИ5 формирует $q_{i-1} = 0$, так как на выходе схемы $И9$ также нулевой сигнал. Двоичный код двух разрядов частного: 10_2 .

Если, при выполнении условия $A_i \geq 2V$, при сравнении кода A_i с кодом $3V$ на схеме $СС-2$ оказывается, что $A_i \geq 3V$, то на выходе 2 схемы $СС-2$

установится сигнал 1, который подается на вход схемы ИЛИЗ и на управляющие входы блока схем И5 разрешая прохождение обратного кода $\overline{3B}$, поданного на информационные входы И5, на левый вход сумматора СМ через блок схем ИЛИИ2. На выходе схемы ИЛИЗ формируется сигнал 1, разрешающий прохождение A_i через блок схем И8 на правый вход сумматора СМ, и прохождение которого через схему И7 на вход +1 сумматора СМ разрешается единичным сигналом с выхода схемы НЕ. Сумматором СМ выполняется операция $R_i = A_i + 3\overline{B} + 1$. При этом очередные два разряда частного $q_i q_{i-1}$ должны быть $11_2 = 3_{10}$. Их формирование осуществляется с помощью схемы И9, на входы которой подается сигнал 1 с выхода 2 схемы сравнения СС-1 и сигнал 1 с выхода 2 схемы сравнения СС-2. Двоичный код двух разрядов частного (11_2) формируется с помощью схем ИЛИИ4 и ИЛИИ5, на входы которых подается единичный сигнал с выхода схемы И9.

При выполнении условия $A_i < 2B$ схемой СС-2 осуществляется сравнение кода A_i с кодом делителя В. Если при этом $A_i \geq B$, то на выходе 2 схемы СС-2 установится сигнал 1, который подается на вход схемы ИЛИЗ и на управляющие входы блока схем И3, разрешая прохождение обратного кода \overline{B} , поданного на информационные входы И3, на левый вход сумматора СМ через блок схем ИЛИИ2. На выходе схемы ИЛИЗ формируется сигнал 1, разрешающий прохождение A_i через блок схем И8 на правый вход сумматора СМ, и прохождение которого через схему И7 на вход +1 сумматора СМ разрешается единичным сигналом с выхода схемы НЕ. Сумматором СМ выполняется операция $R_i = A_i + \overline{B} + 1$. При этом очередные два разряда частного $q_i q_{i-1}$ должны быть $01_2 = 1_{10}$. Их формирование осуществляется с помощью схем И9, И10 и И11. На вход схемы И10 подается сигнал 0 с выхода 1 схемы сравнения СС-2 и сигнал 0 с выхода 2 схемы сравнения СС-1. На выходе схемы И10 формируется сигнал 0, который через схему ИЛИИ4 формирует $q_i = 0$, так как на выходе схемы И9 также нулевой сигнал. На вход схемы И11 подается сигнал 1 с выхода 2 схемы сравнения СС-2 и сигнал 1 с выхода 1 схемы сравнения СС-1. На выходе схемы И11 формируется сигнал 1, который через схему ИЛИИ5 формирует $q_{i-1} = 1$. Двоичный код двух разрядов частного: 01_2 .

Если, при выполнении условия $A_i < 2B$, при сравнении кода A_i с кодом В на схеме СС-2 оказывается, что $A_i < B$, то на выходе 1 схемы СС-2 установится сигнал 1, который подается на вход

схемы ИЛИЗ и И6. На выходе схемы ИЛИЗ формируется сигнал 1, разрешающий прохождение A_i через блок схем И8 на сумматор СМ, и прохождение которого через схему И7 на вход +1 сумматора СМ запрещается нулевым сигналом с выхода схемы НЕ. При этом сумматором СМ выполняется операция $R_i = A_i + 0$, так как на второй вход сумматора СМ не подаются кратные делителя $\overline{B}, 2\overline{B}, 3\overline{B}$, заблокированные нулевыми управляющими сигналами на блоках схем И3, И4, И5. При этом очередные два разряда частного $q_i q_{i-1}$ должны быть $00_2 = 0_{10}$. Их формирование осуществляется с помощью схем И9, И10 и И11. На вход схемы И10 подается сигнал 0 с выхода 2 схемы сравнения СС-1. На выходе схемы И10 формируется сигнал 0, который через схему ИЛИИ4 формирует $q_i = 0$, так как на выходе схемы И9 также нулевой сигнал. На вход И11 подается сигнал 0 с выхода 2 схемы сравнения СС-2. На выходе схемы И11 формируется сигнал 0, который через схему ИЛИИ5 формирует $q_{i-1} = 0$, так как на выходе схемы И9 также нулевой сигнал. Двоичный код двух разрядов частного: 00_2 .

Ниже рассматривается пример деления $2N$ -разрядного делимого А на N -разрядный делитель В.

$$\text{Пусть } A = \begin{pmatrix} a_{11} & a_{10} & a_9 & a_8 & a_7 & a_6 & a_5 & a_4 & a_3 & a_2 & a_1 & a_0 \\ 0 & 1 & 0 & 1 & 1 & 0 & 0 & 1 & 1 & 1 & 1 & 1_2 \end{pmatrix}$$

$2N=12, \quad N=6, \quad N/2=3$. Первоначальное значение СчТИ равно $3_{10} = 11_{10}$, $B = 35_{10} = 100011_2$; $2B = 70_{10}$, $3B = 105_{10}$ и $3B = 105_{10}$;

Старше 6 битов двоичного кода числа А определяют значение $R_0 = 010110_2 = 22_{10}$. Присоединение к сдвинутому влево на два разряда остатку R_0 следующих двух битов $a_5 a_4$ числа А, дает число

$$A_i = L(2)R_0 + (a_5 a_4) = \\ 4R_0 + (a_5 a_4) = 88 + 1_{10} = 89_{10}$$

Для наглядности все вычисления по определению остатков и разрядов частного приведены в таблице 1 в десятичной системе счисления.

Таблица 1.

Порядок выполнения операции деления, делимого А на делитель В с формированием двух разрядов частного за шаг.

ФОРЧ-2	Вычисления
ФОРЧ-2.1	$A_i = L(2)R_0 + a_5 a_4 = 22 \times 4 + 1 = 89_{10}$

	<p>Поскольку $70 < 89 < 105$, то имея соотношение $2B \leq A_1 < 3B$</p> <p>Следовательно: при этом в ФОРЧ-2.1 выполняется операция:</p> $R_1 = A_1 - 2B = 89 - 70 = 19_{10}$ <p>При этом сформируется $q_3 = 1, q_4 = 0$</p>
ФОРЧ-2.2	$A_2 = L(2)R_1 + a_3a_2 = 76_{10} + 3_{10} = 79_{10}$ <p>Поскольку $70 < 79 < 105$, то имеет место соотношения $2B \leq A_2 < 3B$; при этом в ФОРЧ-2.2 выполняется операция:</p> $R_1 = A_2 - B = 39_{10} - 35_{10} = 4_{10}$ <p>При этом формируются разряды $q_1 = 0$ и $q_4 = 1$</p>
ФОРЧ-2.3	$A_3 = L(2)R_2 + a_1a_0 = 36_{10} + 3_{10} = 39_{10}$ <p>Поскольку $35 < 39 \leq 70$, то $B \leq A_3 < 2B$ в ФОРЧ-2.3 выполняется операция</p> $R_2 = A_3 - 39_{10} - 35_{10} = 4_{10}$ <p>При этом формируются $q_1 = 0$ и $q_0 = 1$</p>

В результате выполнения операций получаем остаток $R = 4_{10}$ и частное

$$Q = q_5q_4q_3q_2q_1q_0 = 101001_2 = 40_{10}$$


Проверка:

$$A = (Q \times B) + R = (41 \times 35) + 4 = 1439_{10}$$


ФОРМУЛА ИЗОБРЕТЕНИЯ

Матричное делительное устройство на формирователях остатков и двух разрядов частного, содержащее регистров для хранения делимого и делителя, формирователя остатков и двух разрядов частного, блок для формирования кратных

делителю (БФКД) *отличающийся* тем, что для функционирования делителя в однократном режиме в его состав включены $N/2$ формирователей остатков и двух разрядов частного (ФОРЧ-2), на входы ФОРЧ-2.1 ÷ ФОРЧ-2. $N/2$ из блока БФКД подаются значения делителя B , $2B$ и $2\bar{B}$, $3B$ и $3\bar{B}$; на входы ФОРЧ-2.i подается остаток из выходов предыдущее ФОРЧ-2.i число со сдвигом на два разряда влево с присоединением двух соответствующих разрядов из регистра делимого, на выходах ФОРЧ-2.i и формируется остаток R_i и два разряда частного, которые запоминаются в соответствующих разрядах регистра R_iA .



Фигура 1



Фигура 2